Productos FTTH

Tienda FFTH desde 2004

Entradas Mensuales

Síguenos en:

Canal Oficial Telegram de elhacker.NET Grupo Facebook elhacker.NET Twitter elhacker.NET Canal Youtube elhacker.NET Comunidad Steam: Grupo elhacker.NET Mastodon

Entradas populares

PostHeaderIcon Kioxia y Sandisk muestran su BiCS10 QLC: 2 Tb por chip, 332 capas y la memoria NAND Flash más densa de la industria


Kioxia y Sandisk presentan la memoria BiCS10 QLC, la NAND Flash más densa de la industria con 332 capas y una capacidad de 2 Tb por chip.



Kioxia y Sandisk han enseñado en la FMS 2026 la versión TLC y QLC de su memoria BiCS10, y por ende, no estamos simplemente ante otra NAND 3D con unas cuantas capas más, sino ante un chip de 2 Tb capaz de almacenar cuatro bits por celda, apilar 332 capas y alcanzar una densidad de 37,6 Gb/mm², la cifra más alta anunciada para una NAND QLC en toda la industria. Además de esto, ambas compañías han compartido gran parte de las novedades y características de estas nuevas memorias que prometen ser líderes del sector, así que veamos qué tienen bajo el brazo para haber superado a SK hynix con sus 321 capas.

Lo más relevante es, posiblemente, la comparativa directa con sus predecesoras, porque frente a la BiCS de octava generación, ambas compañías hablan de un aumento de hasta el 60% en densidad, permitiendo fabricar SSD de gran capacidad con más terabytes utilizando menos silicio y un número menor de dies.

BiCS10 QLC es la apuesta para este 2026 de Kioxia y Sandisk con el objetivo de dominar los SSD de nueva generación

Kioxia y Sandisk BiCS10 roadmap

Lo básico de estas nuevas NAND Flash BiCS10 es que mantienen la arquitectura CBA, CMOS directly Bonded to Array, con la que Kioxia y Sandisk fabrican por separado la oblea que contiene la lógica CMOS y la oblea con la matriz de memoria para unirlas después mediante bonding directo. Aunque parezca un poco desalentador, esto ayuda a sus socios con las implementaciones, compatibilidad, test y monitorización por software de sus unidades, haciendo que el salto sea menos abrupto.

Separar ambos bloques permite optimizar cada proceso y aprovechar mejor el área, algo que esta generación lleva más lejos mediante una organización de nada menos que seis planos, utilizada por primera vez en una QLC de Kioxia, y un floorplan 1 × 6 que sustituye la distribución 2 × 3 para recortar el espacio ocupado por los pads de unión.

Meter seis planos en línea aumenta la resistencia vertical de alimentación, el ground bounce y el ruido de lectura asíncrono entre planos, así que la compañía ha añadido una capa metálica dedicada a distribuir la energía, ha reorganizado y aumentado los pads de tierra y ha reservado conexiones de tierra “silenciosas” (QUIET para los puristas) para los circuitos sensibles. Con esos cambios, el die conserva la estabilidad eléctrica mientras aprieta su superficie hasta llegar a esos 37,6 Gb/mm².

Más rendimiento unido a mayor densidad, sin comentarios sobre el consumo por ahora

Característica BiCS8 BiCS9 BiCS10 TLC y QLC
Enfoque principal Nueva base arquitectónica para elevar densidad, capacidad y rendimiento Mejorar rendimiento y eficiencia sin asumir el coste de fabricar una pila completamente nueva Gran salto de densidad y capacidad para IA, cloud y centros de datos
Capas o word-lines 218 120 capas en el chip TLC de 512 Gb; otros modelos pueden reutilizar estructuras de 112 o 218 capas 332
Tipos de memoria anunciados TLC y QLC TLC TLC y QLC
Capacidad por die 1 Tb TLC; 1 Tb y 2 Tb QLC 512 Gb y 1 Tb TLC 1 Tb TLC y 2 Tb QLC
Interfaz NAND 3,2 Gb/s en el chip TLC estudiado; hasta 3,6 Gb/s en productos posteriores 3,6 Gb/s; funcionamiento demostrado a 4,8 Gb/s Hasta 4,8 Gb/s
Densidad de bits 18,3 Gb/mm² en el chip TLC de 1 Tb El TLC de 512 Gb mejora la densidad un 8 % frente a BiCS6; Kioxia no da una cifra absoluta Más de 29 Gb/mm² en TLC y 37,6 Gb/mm² en QLC
Incremento de densidad Más del 50 % frente a la generación anterior en los primeros diseños anunciados Mejora moderada mediante escalado lateral y CMOS más avanzado Hasta un 59 % en TLC y un 60 % en QLC frente a BiCS8
Arquitectura CBA, fabricando y uniendo por separado la matriz NAND y la lógica CMOS; también introduce OPS Mantiene CBA y OPS, pero combina estructuras NAND existentes con una lógica CMOS más avanzada Mantiene CBA, amplía el escalado vertical y lateral e introduce un diseño QLC de seis planos
Tecnologías de interfaz Toggle DDR de la generación correspondiente Toggle DDR6.0 y preparación para SCA y PI-LTT Toggle DDR6.0, SCA y PI-LTT
Rendimiento interno publicado Hasta 205 MB/s de programación y aproximadamente 40 µs de lectura en el TLC de 1 Tb En el TLC de 512 Gb: +61 % en escritura y +12 % en lectura frente al BiCS6 equivalente Más de 85 MB/s de escritura por die en el QLC de 2 Tb
Eficiencia energética CBA mejora el rendimiento y el consumo al optimizar por separado CMOS y NAND +36 % durante escritura y +27 % durante lectura frente al BiCS6 de 512 Gb En TLC, reduce el consumo de entrada un 10 % y el de salida un 34 % frente a BiCS8; QLC añade Bus Idle Sleep
Planos Cuatro planos No detallado públicamente para toda la gama Seis planos en el QLC de 2 Tb
Capacidad máxima de paquete demostrada Hasta 8 TB con treinta y dos dies QLC de 2 Tb No anunciada Todavía no detallada para productos comerciales
Situación En producción y utilizada en SSD actuales Kioxia inició el muestreo del TLC de 512 Gb en 2025 TLC de 1 Tb en Samples y producción iniciada en este 2026; la variante QLC continúa avanzando hacia su comercialización

El rendimiento también recibe bastante más trabajo de lo habitual en una QLC. Según han explicado Kioxia y Sandisk, para estas BiCS10 QLC han usado la técnica LBUS Coupling Sense, la cual envía determinados resultados de lectura directamente hacia el bus local sin pasar por el nodo SEN, eliminando una fase de preparación durante la verificación de los niveles de programación y permitiendo ejecutar en paralelo parte de las comprobaciones VL y VH.

El resultado es una mejora del 4,2% en el throughput de escritura y una velocidad interna superior a 85 MB/s por die, mientras que la interfaz NAND sube hasta 4,8 Gb/s mediante Toggle DDR6.0 y el protocolo Separate Command Address, que separa comandos y direcciones para aprovechar mejor el canal.

Kioxia y Sandisk también han trabajado el consumo con PI-LTT, orientado a mejorar la eficiencia durante la salida de datos, y con Bus Idle Sleep, pensado para encapsulados con muchos dies apilados. No hay datos concretos en este ámbito, pero entendemos que podría ser algo superior a la generación previa, y de ahí el silencio.

Esta última técnica fuerza a los chips no seleccionados a entrar automáticamente en reposo interno, reduciendo su consumo desde decenas de miliamperios hasta cientos de microamperios. BiCS10 QLC, por lo tanto, apunta al almacenamiento para IA, plataformas cloud y centros de datos, aunque las compañías todavía hablan de acelerar su desarrollo hacia la comercialización y no han concretado cuándo llegarán los primeros SSD. En PC y portátiles tardaremos bastantes años en verlas, si es que llegan como tal y no tenemos una versión “Lite” optimizado para menores costes, a la cual tampoco habría que ponerle pegas visto el salto dado.


Fuentes:
https://elchapuzasinformatico.com/2026/08/kioxia-sandisk-bics10-qlc-2-tb-332-capas-memoria-nand-flash/

0 comentarios :

Publicar un comentario

Los comentarios pueden ser revisados en cualquier momento por los moderadores.

Serán publicados aquellos que cumplan las siguientes condiciones:
- Comentario acorde al contenido del post.
- Prohibido mensajes de tipo SPAM.
- Evite incluir links innecesarios en su comentario.
- Contenidos ofensivos, amenazas e insultos no serán permitidos.

Debe saber que los comentarios de los lectores no reflejan necesariamente la opinión del STAFF.