El sector del hardware parece no haber aprendido la lección, mientras que los usuarios, algunos que estéis leyendo esto, y me incluyo como afectado, recordaremos nítidamente los problemas que se dieron en su día. Lo que está saliendo ahora a la palestra con AMD, con DDR5, los SPD y tRFCsb no nace este 2026 como tal, comenzó en 2016 con DDR4. Es un fallo de diseño y de expectativas que la industria de la memoria arrastra desde hace más de una década y que reaparece cada vez que alguien cambia cómo se usan los datos del SPD. Esta vez, el detonante ha sido una decisión directa de AMD sobre cómo debe funcionar el refresco de memoria en DDR5 para los Ryzen 7000 y Ryzen 9000, donde una cantidad de módulos estarán afectados por las nuevas BIOS.

El primer aviso serio llegó en la era DDR4 con X99, donde en aquel momento, los módulos empezaron a integrar iluminación RGB y los fabricantes introdujeron software en Windows capaz de comunicarse directamente con el chip SPD. Eso creó un caos en según qué fabricantes y software que dejaba los módulos irreconocibles, donde las placas marcaban el famoso código 55, que muchos recordarán al ser masivo.

AMD vuelve a traer el fantasma del SPD corrupto con la DDR5 y los cambios en AGESA 1.2.8.0 V2

Dando un poco de contexto para el que no sepa de qué estamos hablando en concreto, el SPD, como chip dentro de cada módulo de memoria, no solo almacena frecuencias y timings JEDEC, también contiene campos de identificación y configuración que el sistema, la placa base y su firmware, usa durante el arranque.

El problema con DDR4 en aquel entonces fue que muchos módulos no implementaban correctamente la protección de escritura del SPD, el famoso SPD Write Protection. El software de control RGB en Windows, tipo CORSAIR iCUE, por dar un ejemplo, podía escribir donde no debía, corromper datos y dejar módulos que no podían pasar el POST de memoria tras reiniciar. La solución fue clara: reforzar la protección de escritura, limitar el acceso desde Windows y, en algunos casos, reemplazar módulos con SPD dañado. El daño estaba hecho, pero las marcas tomaron nota y tras X99 eso dejó de ser un problema… Hasta que entonces…

Llegó 2023 ya con DDR5. En ese momento, GIGABYTE señaló públicamente que algunos fabricantes de memoria no estaban implementando bien la protección del SPD, repitiendo exactamente el mismo error que había dejado miles de módulos como un bonito pisapapeles.

Se produjeron inestabilidades, timings alterados y sistemas que dejaban de arrancar tras cambios aparentemente inocuos. Muchos usuarios culparon a las placas base, pero un ingeniero de AMD explicó que el SPD debía ser tratado como una zona crítica y que un SPD mal protegido podía causar exactamente esos síntomas.

De nuevo, la solución fue conservadora para AMD, no así para Intel, que no se vio afectada: ajustes de BIOS, bloqueo de escrituras y nuevos lotes de chips SPD mejor configurados. Parecía que el tema se había terminado tras una segunda venida, pero no, de nuevo está aquí, y además, en plena crisis de la memoria.

El problema de AMD, el IMC de los Ryzen y cómo usan el SPD dentro de cada módulo DDR5

Lo importante es que en esos dos episodios el impacto fue limitado porque el controlador de memoria no dependía activamente de todos los campos del SPD. Muchos valores estaban ahí, pero no se usaban de forma estricta, lo que no supuso más que eso, miles de módulos a nivel mundial que no funcionaban correctamente. Eso cambió con DDR5 en AM5.

DDR5 introduce nuevos mecanismos de refresco de memoria que el IMC de AMD y sus Ryzen 7000 y 9000 usan activamente. Además del tRFC clásico, aparecen tRFC2 y tRFCsb. Este último define el tiempo de refresco para sub-bancos, permitiendo refrescar partes de un banco mientras otras siguen operativas. En teoría reduce latencias y mejora eficiencia, pero solo si los valores son correctos. Durante años, esos campos existían en el SPD, pero no eran críticos, como pasa con Intel. Y aquí es donde enlazamos con la información que dimos la semana pasada volviendo al presente.

A partir de AGESA 1.2.8.0 V2, AMD introduce un nuevo esquema de refresco y ordenación de memoria conocido como M_Ordering, del cual ya hablamos en el artículo correspondiente. En este modelo, el controlador de memoria empieza a usar de forma real tRFCsb y otros parámetros avanzados almacenados en el SPD, y claro, aquí es donde estalla el problema con AMD y AM5. Algunos módulos DDR5 tienen valores de tRFCsb mal definidos en el SPD porque, cuando fueron diseñados, esos valores no se consideraban determinantes, pero ahora sí lo son, y ASUS advirtió de ello, nosotros advertimos de ello, pero muchos no han sido conscientes del juego al actualizar las BIOS.

Los fabricantes de placas enfrentados, los fabricantes de DDR5 perplejos, AMD dicta las normas, los usuarios pagan las consecuencias

La reacción de los fabricantes de placas ha sido desigual, porque poner a todos los socios de acuerdo implica que unos van a aceptar estos cambios, porque les beneficia, mientras que otros lo van a criticar porque les va a crear mala fama. MSI y GIGABYTE han optado por volver a un modo de refresco clásico por defecto en BIOS, evitando que tRFCsb tenga peso real y priorizando compatibilidad.

ASUS, en cambio, está siguiendo la nueva directriz de AMD y mantiene activo el modo mixto o relajado, donde tRFCsb entra en juego desde el arranque. El resultado es que el mismo kit de memoria puede ser estable en una placa y problemático en otra sin que el usuario haya tocado nada. Es simple configuración de BIOS y lectura del SPD por parte el firmware para el IMC.

El problema es que, actualizando a la última BIOS disponible con AGESA 1.2.8.0 V2, dependiendo de qué módulos de DDR5 tengas en concreto, en específico, te habrás podido encontrar con una bonita pantalla en negro tras el flasheo, o directamente la entrada en el modo seguro de la BIOS/UEFI.

Normalmente, con cambiar el modo de tRFCsb se soluciona, pero eso solo ocurre si el fabricante de la placa habilita el setting concreto para cambiarlo manualmente. El problema es que esto ataca directamente al SPD Write Protection, lo que, en algunos casos, parece, según algunos usuarios (sí, estoy poniendo en duda lo que están comentado en foros, no voy a dar por correcto algo a falta de más datos) que el cambio de M_Ordering podría estar dañando dicho SPD en los módulos.

Si no has actualizado, aguanta y espera nuevas noticias, que la DDR5 está muy cara

Igualmente, no es por alarmar, pero hace 7 días dijimos que esto iba a traer problemas, puesto que unos están siguiendo las directrices de AMD, y otros no. Los fabricantes de módulos tienen que jugar ahora con “la menos fea”. El motivo es fácil de entender: ¿qué programación deben de incluir para el SPD con DDR5 en cuanto al tRFCsb de serie de AMD? ¿Modo clásico o modo mixto o relajado que es lo que piden los rojos ahora? ¿tRFCsb 1 o 2?

Los de Lisa Su han tocado algo que funcionaba perfectamente, han traído a la palestra en 2026 un fantasma que parecía enterrado, están creando una confusión brutal en los usuarios que no están al tanto de esto, porque, lógicamente, no tienen que estar siempre actualizados y a la última (mal hecho, por desgracia, aquí nadie perdona y siempre asumimos las consecuencias como consumidores) y han sembrado discordia entre fabricantes de placas y módulos de RAM.

Lo peor de todo es que algunos fabricantes de placas no permiten un rollback desde AGESA 1.2.8.0 V2 y sus correspondientes BIOS, a versiones anteriores, así que quien esté afectado y no pueda cambiar el tRFCsb… Tiene un pisapapeles de PC, y encima, tiene que cambiar de módulos de memoria DDR5 en plena crisis. ¿Drama? Como te toque la “papeleta” del combo descrito antes, verás que gracia te va a hacer. Como consejo, no actualices la BIOS de tu placa AM5 hasta nueva orden, más vale malo conocido…