La próxima GPU de gama alta de AMD empieza a aclarar su diseño final antes de llegar al mercado, aunque para ello haya tocado corregir algunas de las filtraciones que la rodeaban, al menos, de la mejor de sus GPU. Según lo último que se ha dicho, AMD RDNA 5 AT0 seguiría apostando por los chiplets, pero con una diferencia importante respecto a lo planteado inicialmente: todos sus núcleos gráficos estarían concentrados en un único die. A su alrededor habría otros dos dedicados a funciones específicas, y por lo tanto, habrá tres dies, sí, pero nada de cuatro pequeños chips repartiéndose los Shaders.

El matiz tiene bastante más importancia de lo que parece. AMD ya separó funciones con RDNA 3, donde el GCD concentraba el cómputo y los MCD alojaban los controladores de memoria y la Infinity Cache. Con AT0, la propuesta sería distinta: un XCD, un AID y un MID, así que vamos a poner orden entre tanta sigla, porque aquí está lo interesante.

AMD RDNA 5 AT0 pasaría de la hipótesis de siete dies a una configuración de tres

Para entender de dónde sale todo esto hay que volver a los comentarios de Kepler_L2 en los ya extintos foros de AnandTech. Su hipótesis inicial planteaba un MID acompañado de dos AID, cada uno con dos SED. Sumando, salían siete dies, cuatro de ellos destinados a los motores de Shaders.

Aquello abría la puerta a combinar bloques de cómputo para cubrir distintas gamas. Además, suponiendo 48 CU por SED, aparecía la cifra de 192 CU para el conjunto completo. Sobre el papel sonaba ambicioso, pero ese cálculo dependía de que la distribución propuesta fuese correcta.

Y ahí llegó la rectificación. El propio Kepler_L2 corrige ahora su planteamiento y después concretó que AMD AT0 utilizaría como dies 1 MID + 1 AID + 1 XCD. Ojo, porque esto no demuestra que AMD haya recortado o rediseñado la GPU, y mucho menos la arquitectura: lo que tenemos es una corrección de la información publicada. Tampoco permite dar por confirmados aquellos 192 CU, que parece que no será tan así realmente.

Un XCD para los Shaders, un AID para memoria y caché y un MID para pantalla y PCIe

El reparto se entiende rápido para estos tres chiplets. El XCD concentraría los núcleos gráficos y los Shaders, manteniendo el cómputo en un único die (no varios), y sería la parte encargada de ejecutar el trabajo gráfico.

El AID sería un interposer activo, con controladores de memoria, sus interfaces físicas PHY y caché L2. No sería simplemente una base para conectar chips: también incorporaría lógica. Y hablamos de L2, que es lo que especifica Kepler, no de una Infinity Cache confirmada, aunque sí que es posible que volvamos a desempolvar el concepto de Infinity Fanout Links.

Por último, el MID integraría el motor y los enlaces de pantalla, además de PCIe, separando esas funciones del resto.

El salto estaría, por tanto, en cómo AMD distribuye el trabajo dentro del encapsulado. AT0 mantendría una organización distinta del GMD monolítico que Kepler atribuye en su filtración al resto de la familia ATx. Falta conocer cuántos CU tendrá, cuánto ocupará cada die y qué nodos empleará.

Pero la propuesta ya tiene una dirección bastante clara: separar más funciones sin dividir todavía el cómputo gráfico entre varios chiplets. Es, por decirlo de alguna forma, la manera más óptima de lograr escalar en rendimiento, bajando o manteniendo costes y consumo.