Las mayores revoluciones en arquitectura no siempre llegan con un cambio de nombre o un nuevo zócalo. A veces, lo que marca la diferencia es lo que cabe en el mismo espacio, lo que se reorganiza dentro de un chip sin alterar su forma. Y eso es justo lo que podría estar ocurriendo con Zen 6, si se confirma una de las filtraciones más relevantes de las últimas semanas. No hablamos de frecuencias ni de TDP, sino del elemento que define el corazón de cada procesador Ryzen desde hace años años: el chiplet.

El diseño modular de AMD lleva años girando en torno a una idea sencilla: cada chiplet o CCD contiene ocho núcleos, acompañados por 32 MB de caché L3 compartida. Esa configuración se ha mantenido inalterada desde Zen 2, aunque el nodo de fabricación, la eficiencia y la arquitectura interna hayan mejorado con cada iteración. Sin embargo, una filtración reciente sugiere que Zen 6 podría romper con esa regla base por primera vez desde 2019.

La información, no confirmada oficialmente, apunta a que cada CCD de Zen 6 integrará 12 núcleos y 48 MB de caché L3, frente a los 8 núcleos y 32 MB de L3 actuales. El dato más interesante es que este incremento de un 50% en capacidad se lograría sin un crecimiento significativo del área física del chiplet: pasaría de los ~71 mm² de Zen 5 a unos ~76 mm² en Zen 6, gracias al uso del nodo N2 de TSMC (2 nm). En términos relativos, esto supone un crecimiento del 7 % en superficie para una ganancia notable en densidad y recursos compartidos.

Esa ganancia de densidad tiene varias implicaciones. La primera es de coste: si un CCD puede ofrecer más núcleos sin ocupar mucho más espacio, el número de chiplets por oblea se mantiene alto, lo que mejora el aprovechamiento de cada oblea y limita el impacto negativo en los yields, ya que un chiplet más compacto reduce la probabilidad de defectos durante la fabricación. La segunda es de rendimiento: cuando más núcleos comparten una misma caché L3 local, las latencias se reducen frente a una configuración de dos CCD con menos núcleos cada uno, especialmente en cargas paralelas sensibles a la comunicación entre hilos.

Zen2 CCD: 2*4 Core 2*16 MB L3 TSMC N7 ~77 mm2

Zen3 CCD: 8 Core 32MB L3 TSMC N7 ~83 mm2

Zen4 CCD : 8 Core 32MB L3 TSMC N5 ~72 mm2

Zen5 CCD : 8 Core 32MB L3 TSMC N4 ~71 mm2

Zen6 CCD : 12 Core 48MB L3 TSMC N2 ~76 mm2

— HXL (@9550pro) January 30, 2026

Mirando en retrospectiva, el salto sería considerable. Zen 2 introdujo el diseño chiplet con CCDs de 2×4 núcleos y 32 MB de L3, con un área de ~77 mm² en 7 nm. Zen 3 mantuvo esa cifra de núcleos y caché, unificando el acceso al L3. Zen 4 y Zen 5 conservaron los 8 núcleos y 32 MB, afinando el tamaño del CCD (72 mm² en Zen 4, 71 mm² en Zen 5) con procesos de 5 y 4 nm respectivamente. Zen 6, si esta filtración acierta, será el primero en ampliar realmente el contenido por chiplet, sin alterar su función ni su compatibilidad con AM5.

El impacto práctico para la gama Ryzen podría ser inmediato: un solo CCD pasaría de ofrecer 8 a 12 núcleos, y una configuración de doble CCD permitiría montar procesadores de 24 núcleos y 96 MB de L3 en una disposición estándar. A eso se le podría sumar el uso de 3D V‑Cache de nueva generación, con el que un único CCD llegaría hasta 144 MB de caché L3 (48 MB base + 96 MB apilados), y una CPU de dos CCDs alcanzaría los 288 MB. Todo esto sin salir del ecosistema AM5 ni alterar la topología habitual.

La filtración se ha vinculado a futuras familias de AMD: Olympic Ridge en sobremesa y Medusa Point en portátiles, previstas para 2026. No hay confirmación oficial por parte de AMD sobre la cantidad de núcleos o la caché exacta por CCD, pero el roadmap de la compañía sí sitúa Zen 6 como una evolución sobre Zen 5, con un salto claro a tecnologías de proceso más avanzadas. El cambio, si se concreta, colocaría a AMD en una posición muy competitiva para empujar la gama media hacia configuraciones de 10 o 12 núcleos sin aumentar coste ni complejidad. Habrá que esperar para saber si esta información se materializa en silicio. Pero si lo hace, Zen 6 no será solo una iteración más: será el primer rediseño real de la unidad básica que sustenta toda la estrategia chiplet de AMD. Y eso no se ve todos los años.

Fuente