Dos días después de que Intel mostrase de manera oficial los Core Ultra Series 3, Panther Lake deja de ser un nombre en una hoja de ruta y pasa a ser una arquitectura explicada con todo lujo de detalle tras la presentación de los procesadores y las muestras, breves eso sí, de rendimiento. Lo que tenemos hoy es el documento oficial concreto a modo de una descripción técnica pensada para OEM, integradores y desarrolladores que, como buen Datasheet, lo que cuenta es mucho más relevante de lo que parece a primera vista. Por ello, y aprovechando la ocasión, vamos a mostrar cómo es Intel Panther Lake y todas las novedades que incluyen los Core Ultra Series 3 dentro del volumen 1 de dicho Datasheet para la arquitectura.

Como ya sabemos y tratamos en su presentación de hace meses, Panther Lake no es una iteración menor de Intel, puesto que es la primera plataforma cliente de los azules diseñada desde cero bajo una lógica multi Tile madura, con un enfoque claro en eficiencia, escalabilidad y carga de trabajo moderna con base en la IA y el gaming. A partir de aquí, el modelo clásico de CPU monolítica queda definitivamente atrás en portátiles con esta tercera generación, de la cual, vamos a ver sus novedades internas y tecnológicas.

Intel Panther Lake, su datasheet nos muestra todas las características y novedades de los Core Ultra Series 3

El primer gran cambio es en cuanto a agrupaciones, algo que ya sabíamos incluso antes de la presentación. Panther Lake se organiza en Compute Tile, GFX Tile (GPU) y Platform Controller Die (PCD) dentro del mismo paquete BGA2540, hasta aquí sin novedades.

El Compute Tile se fabrica en Intel 18A y concentra los núcleos de CPU, las cachés y el controlador de memoria. El GFX Tile y el PCD usan nodos externos (N3E y N6), separando computación de alto rendimiento e I/O. Esta división permite escalar gráficos, conectividad y consumo sin rediseñar todo el procesador, algo clave en una gama móvil tan amplia, pero, sobre todo, ajustar costes.

A nivel de CPU, Intel consolida por primera vez una arquitectura híbrida de 3 tipos de núcleos. Junto a los P-Core y E-Core aparecen los LPE Core como elemento estructural, que están en controversia, algo que veremos al final del artículo. No son núcleos auxiliares ni microcontroladores, son x86 completos, pero optimizados para consumo ultrabajo.

Están presentes incluso en los modelos más pequeños, con configuraciones como 4 x P-Core y 4 x LPE Core sin E-Core intermedios, siendo estos últimos los que se activan o desactivan dependiendo de la CPU en cuestión.

Esto rompe con el esquema clásico y apunta a un uso intensivo de estos núcleos para tareas persistentes, Sistema Operativo y cargas de fondo, especialmente en estados S0ix y Modern Standby. Hasta aquí la introducción a la arquitectura de manera básica, donde como es lógico, mucho de lo hablado, al menos en su base, se tiene que dar por sabido, ya que si no esto sería un artículo interminable.

La NPU y GPU dan un paso adelante, PCD e IMC son claves

Otro bloque que deja de ser anecdótico es la NPU. Panther Lake integra una unidad dedicada capaz de alcanzar hasta 50 TOPS, con soporte directo para DirectML y WinML. La NPU está pensada para inferencia local sostenida, no para picos, descargando CPU y GPU en tareas de Inteligencia Artificial cotidiana, desde procesamiento de imagen hasta asistentes locales. Es la primera vez que Intel posiciona este bloque como parte central del diseño cliente.

La GPU Xe también gana peso real. Panther Lake escala desde 2 hasta 12 Xe Core, con soporte completo para DirectX 12.2, Vulkan 1.3, Ray Tracing por hardware, Mesh Shading y una jerarquía de caché gráfica documentada. Esto permite cubrir desde portátiles ultraligeros hasta equipos capaces de prescindir de GPU dedicada en muchos escenarios.

En conectividad, el salto es claro, ya que el datasheet documenta soporte oficial de PCIe 5.0 desde el PCD, con hasta 20 líneas en las configuraciones más completas. Intel deja claro que la validación final depende del ecosistema, pero el diseño ya está preparado. A esto se suma USB4, Thunderbolt y DisplayPort 2.1, habilitando monitores de altísima resolución y ancho de banda directamente desde la iGPU.

La memoria es otro punto diferencial. Panther Lake soporta DDR5, LPDDR5x y LPCAMM2, además de In Band ECC incluso con memoria estándar. La inclusión del In Memory Analytics Accelerator (IAA), poco habitual en plataformas móviles, apunta a cargas de datos más serias en portátil, no solo consumo ligero.

La nueva NPU 6 es totalmente autónoma, no solo en energía, sino en cargas de trabajo

Lo que ha desvelado Intel es lo que ya intuíamos según las diapositivas que dejaron ver, solo que va un paso más allá. La NPU 6 se organiza alrededor de varios Neural Compute Engines, tres en concreto, cada uno con 2 SHAVE DSP y su propia pipeline de inferencia.

Ahora sabemos que incluye una SRAM tipo scratchpad para reducir accesos a memoria externa, un sistema DMA dedicado y una MMU propia. La novedad clave es que la NPU 6 es completamente autónoma: puede ejecutar inferencias con mínimo tráfico hacia CPU o GPU, maximizando eficiencia por TOPS.

Si a esto le sumamos su capacidad y control propio de la energía, independiente del resto, nos deja una mejora en todos los apartados más allá del de la pura potencia que ofrezca.

Jerarquías de caché dependiendo del silicio: H12Xe, PTL H484 y PLT 404

La arquitectura completa del Compute Tile para el PTL H 484 y H12Xe contiene tres clústeres diferenciados. Los P-Core tienen L2 privada de 3 MB por núcleo y acceden a una LLC compartida. Los E-Core se agrupan en módulos de 4 núcleos que comparten una L2 de 4 MB, mientras los LPE-Core siguen el mismo modelo de clúster que los E-Core, con L2 compartida de 4 MB, pero sin acceso directo a L3 (cluster independiente).

La novedad es que Intel documenta explícitamente a los LPE-Core como CPU completas con jerarquía propia, integradas en el ring de coherencia, pero optimizadas para consumo y no para latencia máxima.

En cambio, para los procesadores con PTL 404 el diagrama muestra una configuración poco habitual: P-Core y LPE-Core, pero sin E-Core intermedios. Los P-Core mantienen su jerarquía completa con LLC, mientras que los LPE-Core funcionan como un clúster independiente con L2 compartida y sin L3. Esto confirma que Panther Lake está diseñado para escalar hacia abajo sin romper el modelo híbrido, usando LPE-Core como base para eficiencia incluso cuando se eliminan los E-Core tradicionales.

Las líneas HSIO cambiarán según el procesador, así como su velocidad para el PCIe

Por dar contexto en este bloque, hay que explicar que son las High Speed Input Output que cita Intel en cada uno de sus SKU. HSIO es el conjunto de enlaces físicos de alta velocidad del procesador que pueden reutilizarse para distintos protocolos de entrada y salida. No es un bus concreto ni una interfaz visible, sino la capa física (PHY) y lógica flexible sobre la que se construyen PCIe, USB y otras interfaces rápidas.

En Panther Lake, el HSIO vive en el PCD (Platform Controller Die) y es uno de los pilares de su diseño, porque lo que intentan los azules en todas sus CPU es permitir que las mismas líneas físicas se configuren dinámicamente según las necesidades del procesador de turno. Esto se entiende con las tablas, puesto que las líneas PCIe varían, así como los USB 3.2, GbE o Thunderbolt, dependiendo de la configuración que la empresa determine.

En PTL H484, siendo la configuración de gama alta para los procesadores Core Ultra Series 3, se detalla el uso de 22 lanes (líneas) HSIO flexibles gestionadas por el PCD. Estas lanes pueden configurarse dinámicamente como PCIe 4.0, PCIe 5.0, USB 3.2 o GbE.

La novedad es la densidad y flexibilidad: hasta 20 lanes PCIe, con hasta 9 root ports si GbE está deshabilitado. Panther Lake no fija el I/O, lo adapta al diseño del fabricante del portátil en cuestión, reduciendo necesidad de chips externos por parte de estos y dándoles una gran configuración según lo que ellos necesiten.

Con PTL 404 y H12Xe el PCD gestiona 14 lanes HSIO. Aunque el número se reduce, se mantiene soporte de PCIe 5.0 y USB 3.2 Gen 2x1. La clave aquí es que incluso los SKU de entrada conservan acceso a I/O moderno, lo que refuerza la idea de plataforma común con segmentación por desactivación de bloques, no por rediseño.

Gestion de energía y mejoras de seguridad

En gestión energética, Intel introduce o refuerza varias tecnologías clave. El Digital Linear Voltage Regulator (DLVR) permite un control de voltaje mucho más fino. Reactive PL4 con PL4 Boost y el algoritmo ThETA ajustan dinámicamente frecuencia y potencia según temperatura real, no solo límites teóricos. El soporte de estados C profundos hasta C10 refuerza el enfoque en eficiencia sostenida.

El PCD se convierte en el verdadero corazón de la plataforma. Centraliza PCIe, USB, display, CNVi, Ethernet, relojes y buena parte de la gestión de energía, reduciendo la complejidad de las placas base y acercando aún más el concepto de SoC completo en portátil.

En seguridad, Panther Lake refuerza el enfoque empresarial con MK TME, Total Storage Encryption, CET, LASS, PFR y varios motores dedicados de seguridad. No es un añadido opcional, es parte del diseño base.

Control energético muy mejorado para reducir la energía al mínimo posible ajustando el rendimiento a la tarea en cuestión

Intel sigue con las abreviaturas tradicionales para sus Power Limits, usando PL1, PL2, PL3 y PL4, pero hay cambios interesantes que debemos conocer para Pather Lake desde este Datasheet. PL1 define la potencia sostenida indefinida, mientras que PL2 trabaja la potencia sostenida durante decenas de segundos, PL3 controla ciclos repetidos de picos y PL4 fija el límite absoluto instantáneo.

La novedad relevante es el uso explícito de PL4 como límite reactivo de excursiones de corriente muy cortas (hasta ~10 ms), combinado con PL4 Boost. Panther Lake puede permitir picos agresivos sin romper la estabilidad eléctrica ni térmica, porque el sistema evalúa continuamente la capacidad real del VRM y la temperatura del silicio. Es un control mucho más fino que en generaciones previas, orientado a mejorar respuesta inmediata sin penalizar eficiencia sostenida.

Esto tiene mucho que ver con los substados de control de la energía, sobre todo el llamado S0ix. Ahora, Panther Lake gestiona los subestados S0ix dentro del estado S0 activo. Esto significa que el procesador puede reconfigurar dinámicamente subestados S*i2.x sin salir de S0, permitiendo transiciones ultrarrápidas entre actividad y reposo profundo. La novedad no es S0ix en sí, sino la granularidad de transición y la capacidad de mantener partes del SoC activas (como los LPE-Core o NPU) mientras el resto entra en estados de consumo mínimo.

Los estados de energía mejoran con los cambios en el C10

Lo que ha mostrado Intel en este datasheet es que la relación entre estados globales (G0–G3), estados del sistema (S0, S4, S5) y estados del packaging (C0, C2, C6, C10) es mucho más estrecha, mejorada, y va totalmente nelazada con lo que hemos desvelado ya.

Panther Lake refuerza el papel del Package C10, donde núcleos, gráficos y otros IP pueden apagarse casi por completo. La novedad no es el estado en sí, sino la coordinación entre Tiles para entrar y salir de estos estados sin latencias perceptibles.

Esto enlaza con el último apartado que queremos tratar sobre este tema de la energía, y no es más que el estado idle dentro de los P-Core y LPE-Cores, puesto que los E-Cores realmente son un apoyo a los primeros, mientras que los segundos toman un protagonismo mucho mayor.

Aquí se ve cómo el estado de cada núcleo contribuye al estado del paquete completo. Panther Lake permite que los LPE-Core permanezcan activos en estados donde los P-Core están completamente apagados. Esto es clave para tareas de fondo y explica por qué los LPE-Core son estructurales en todas las SKU permitiendo quitar los E-Cores: logran mantener funcionalidad del sistema con un consumo mínimo sin despertar núcleos de alto o bajo rendimiento.

O lo que es igual, los E-Core son solo un añadido para tareas relativamente exigentes en búsqueda de no llamar a los P-Core, los cuales, cada vez entran menos en funcionamiento para ahorrar energía y calor. ¿Por qué sabemos esto? Porque Intel ha explicado cómo cambian los clocks y su transmisión con los modos de bajo consumo mediante MIPI CSI.

MIPI CSI es clave en las transmisiones entre clocks y tipos de núcleos

El diagrama superior describe cómo las líneas de reloj MIPI CSI cambian dinámicamente entre transmisión activa y modo de bajo consumo. El sistema desconecta terminadores y reduce actividad eléctrica cuando no hay transferencia de datos. No es una novedad disruptiva, pero demuestra el nivel de optimización energética a nivel de señal que Intel está aplicando en Panther Lake, especialmente en subsistemas como cámara web, o uso de medios de compresión y descompresión de datos, por ejemplo, con un simple streaming.

Y hasta aquí el datasheet de Panther Lake, que si bien es muy extenso y nos hemos dejado algunas cosas secundarias por tratar, también es cierto que no son relevantes, o son mejoras incrementales de tecnologías ya existentes en Lunar Lake o Arrow Lake.