Productos FTTH

Tienda FFTH desde 2004

Entradas Mensuales

Síguenos en:

Canal Oficial Telegram de elhacker.NET Grupo Facebook elhacker.NET Twitter elhacker.NET Canal Youtube elhacker.NET Comunidad Steam: Grupo elhacker.NET Mastodon

Entradas populares

PostHeaderIcon Intel muestra su apuesta contra HBM (HB3DM): memoria ZAM apilada en 9 capas y sustratos DRAM de solo 3 µm


Intel presenta su alternativa a HBM con HB3DM, una memoria ZAM apilada en 9 capas y sustratos DRAM de solo 3 µm, innovando en el diseño vertical para competir en ancho de banda.



Intel ha enseñado su apuesta contra la memoria HBM con su nueva HB3DM, una memoria apilada basada en ZAM (Z-Angle Memory) que como ya vimos en su preview, cambia el enfoque clásico de los módulos de memoria de alto ancho de banda. La idea pasa por colocar la memoria en vertical, con un stack de 9 capas formado por 1 capa lógica en la base y 8 capas DRAM encima, usando Hybrid Bonding y una estructura de silicio extremadamente fina: solo 3 µm de sustrato por capa DRAM.

La teoría pinta realmente bien, porque es bastante disruptiva en el sector y enfoque, en parte, el enfoque que tienen Samsung y SK Hynix, sin olvidar a Micron, con sus HBM4 y HBM4e. La pregunta que flota en el aire es simple, ¿la vuelta a la memoria de Intel podría ser exitosa?

Intel muestra algo más sobre sus HB3DM, la apuesta con tecnología ZAM contra la HBM


La tecnología aparece vinculada a su socio SAIMEMORY, filial de SoftBank, y está pensada para cargas de IA y HPC debido a su alta complejidad, rendimiento y coste. No hablamos de una HBM convencional con otro nombre, no tendría sentido hacer algo así, sino de una arquitectura 3D donde la lógica se queda abajo gestionando el movimiento de datos, mientras las 8 capas DRAM se encargan del almacenamiento. El objetivo técnico es fácil de entender: más ancho de banda por superficie y una integración vertical mucho más densa. Suena bien, pero veamos primero los datos.

La primera generación de HB3DM usa un diseño de 9 capas que reparte el trabajo entre Intel y SAIMEMORY. Abajo tenemos la capa “Logic”, y encima aparecen las 8 capas de memoria (DRAM-1, DRAM-2, DRAM-3, DRAM-4, DRAM-5, DRAM-6, DRAM-7 y DRAM-8). Cada capa integra alrededor de 13.700 TSV (Through-Silicon Via) para conectar verticalmente el stack mediante tecnología de última generación dentro de Hybrid Bonding.

En las imágenes técnicas que han dejado ver antes del VSLI 2026 también aparecen elementos como metal ring, via-in-one, oxide trench, oxide bond, contact rings, Big RDL, latching pad y el sustrato de silicio inferior.

Reducción de magnitud, muy alto rendimiento, menos impresionante en capacidad

El dato más llamativo está en el grosor, el cual es sencillamente impresionante. Frente a un apilado 3D típico con microbumps, esta propuesta reduce el espesor del silicio de una escala 1X a 0,1X, con capas DRAM de 3 µm. En el layout se ve además un die de 11,1 mm por 13,4 mm, junto a una matriz de memoria de 1,125 GB por die, por lo que con 8 capas DRAM el resultado es un stack de unos 10 GB por módulo.

En cuanto a ancho de banda, HB3DM apunta a 0,25 Tb/s/mm². Aplicado a un die con área total de 171 mm², eso deja una cifra aproximada de 5,3 TB/s por stack de 10 GB. Como referencia, las cifras publicadas sitúan a HBM4 en torno a 2 TB/s por stack y hasta 48 GB por stack, así que HB3DM queda por encima en ancho de banda, pero por debajo en capacidad máxima por módulo. Es decir, Intel tendría que poder apilar más capas para siquiera acercarse mínimamente a Samsung, SK Hynix o Micron, o bien, reducir el tamaño del stack para poner más.

La hoja de ruta conocida hasta ahora habla de prototipos de HB3DM con ZAM por parte de Intel en el año fiscal 2027 y comercialización en el año fiscal 2029. También se menciona un consumo hasta un 40% inferior frente a la HBM tradicional, además de una construcción vertical con una tecnología inalámbrica propia para evitar el contacto directo con la placa y ayudar a la disipación térmica.

Dicho todo, Intel y SAIMEMORY no están presentando una memoria final lista para sustituir mañana a la HBM para NVIDIA, AMD o cualquier acelerador de IA actual. Lo que han mostrado es una demo técnica de una memoria 3D muy fina, con lógica integrada, 8 capas DRAM, 13.700 TSV por capa, 10 GB por stack y 5,3 TB/s de ancho de banda.

De hecho, es posible que termine siendo exclusiva para sus GPU de IA buscando un escalado diferente al que tienen NVIDIA y AMD con Samsung, SK Hynix y Micron. Sea como fuere, es otro enfoque, algo que intuíamos y ahora tenemos datos más concretos para afirmarlo. Igualmente, habrá que esperar al VSLI 2026 de junio para tener todavía más detalles.


Fuentes:
https://elchapuzasinformatico.com/2026/04/intel-hbm-hb3dm-memoria-zam-apilada-9-capas-sustratos-dram-3-%c2%b5m/

0 comentarios :

Publicar un comentario

Los comentarios pueden ser revisados en cualquier momento por los moderadores.

Serán publicados aquellos que cumplan las siguientes condiciones:
- Comentario acorde al contenido del post.
- Prohibido mensajes de tipo SPAM.
- Evite incluir links innecesarios en su comentario.
- Contenidos ofensivos, amenazas e insultos no serán permitidos.

Debe saber que los comentarios de los lectores no reflejan necesariamente la opinión del STAFF.